3DIC設計

我們在一塊晶片內放入更多的裝置device，使得製造加工科技進步。

3D IC 技術 是堆疊許多複合的裝置法則放入一塊集成的晶片內，這有幾種好處說明

1.更高的集成密度：可以放置更多電子元件進入一個單一封包，使用的空間比2D IC 還小

2.不同類型的集成:可以讓不同類型的技術組㗿在一起，像邏輯元件，電路，記憶體和混合單一元件。

3.更高的效能：可以減少使用金屬導線材料

4.低耗能：它能在特別的低消耗電能於時鐘(clock net) 因為更短的電源線。

現今有三種建造技術於3D IC 的裝備

1.Pakage-on-Pakage(PoP) or Package-in-Package(PIP) ：它合併一個package IC 進入一個新的package

2.3D die stacking with wire bonding: it integrate bare dice into the same package which are connected by wire bonding.

3.3D IC integration with TSV(3D IC for short):它分割合併電路成許多小方塊，堆疊小方塊進入單一封包(package)內。堆疊方塊是運用 through-silicon-vias (TSV)

(TSV為直通矽晶穿孔(Through-Silicon Via)封裝技術；因為製程微縮和低介電值材料的限制，3D堆疊式封裝技術已被視為能否以較小尺寸來製造高效能晶片的關鍵，而TSV技術是透過以垂直導通來整合晶圓堆疊的方式，以達到晶片間的電氣互連。此一技術能夠以更低的成本有效提高系統的整合度與效能。)

在堆疊style存在三種類型

1.Face-to-Face

2.Back-to-Back

3.Face-to-Back

不同的堆疊方式各有所謂的正反面。

Face-to-Face die stacking 能夠忍受更高的孔洞密度但是它只能包含2個stacking layers。

Face-to-Back,Back-to-Back 就能連接超過2個stacking layers。運用了TSV界面於溝通兩個不同的layers。這個完成於etching 蝕刻術 或是 drilling鑽孔穿過矽晶片在製造上這使得它十分昂貴。

3D ICs 使用TSVs降低總線長，潛在因素和電源消耗，所以它能實現完成有意義的改進效能於2DIC

3D IC 的高度讓人相信是因為其物理設計大約包含三個部份。